Designprozess der RF-Frontend-Modulintegration basierend auf der Software von Virtuoso und NI AWR

　　Weiterentwickelnde Kommunikationsstandards wie LTE-A und 5G treiben Innovationen in RF-Architekturen voran und stellen Herausforderungen für das Design von RF-Frontend-Modulen in Bezug auf Miniaturisierung, Leistung und technische Unterstützung zur Verbesserung des Datendurchsatzes durch verbesserte Spektrumeffizienz dar.

　　Um den Anforderungen an höhere Leistung und kleinere Bauteilgrößen bei Multimode- und Multifrequenztelefonen gerecht zu werden, verschiebt die Branche die Modulintegrationsstrategien von ähnlichen Bausteinen in einem einzigen Gehäuse hin zu multitechnikbasierten multifunktionalen Frontends. Diese Entwicklungen richten sich an jeden Frequenzbereich und basieren auf einem einzigen vollständig integrierten HF-Modulprodukt, einschließlich Multimode-/Multifrequenz-Leistungsverstärker (PAs), Duplexern und HF-Schaltern.

　　Typischerweise verwenden Modul- und Subsystemdesigner eine Vielzahl von Techniken in ihren Designs. Zu diesen Technologien gehören Galliumarsenid (GaAs) und Galliumnitrid (GaN) monolithische Mikrowellenintegrierte Schaltkreise (MMICs), Silizium-RFICs und Mehrschichtlaminate. Jede Technologie ist in einem spezifischen Process Design Kit (PDK) gekapselt, das die elektrischen und physikalischen Eigenschaften des Fertigungsprozesses sowie der Frontend-Bausteine (Komponentenbibliotheken) detailliert beschreibt.

　　Unterstützt mehrere PDKs und Schaltungs-/elektromagnetische (EM) Ko-Simulation mit einem multitechnologischen Designworkflow zur Analyse elektrischer Wechselwirkungen zwischen Bulk-akustischen Wellen- (BAW) und Oberflächenakustikwellenfiltern (SAW) (basierend auf äquivalenten Schaltungsmodellen) sowie mehrschichtiger Laminierungsverpackung. Es bietet eine umfassende Modulanalyse und -optimierung. Bei der Entwicklung von Silizium-RFIC-Switches, Low-Noise-Verstärkern (LNAs) und PAs ist die Situation jedoch anders und erfordert gezieltere Entwicklungswerkzeuge.

　　Dieser Artikel stellt einen modernen Design-Workflow vor, der PDK in einen Prozess umwandelt, der innerhalb der NI AWR-Designplattform simuliert werden kann, um das Co-Design von Chipverpackungen und die EM-Verifikation zu unterstützen. Durch das Importieren von Designs in dynamische Bibliotheken, die mit PDKs verwendet werden können, können Designer effektiv Produkte auf Basis verschiedener Technologien mit komplexen Designs entwickeln, die ursprünglich in völlig unterschiedlichen Umgebungen erstellt wurden.

　　EDA-Werkzeuge, die für spezifische Bedürfnisse entwickelt wurden

　　Designer verwenden unterschiedliche RF-EDA-Werkzeuge, abhängig von persönlichen Vorlieben und den Fähigkeiten spezifischer Werkzeuge zur Bewältigung individueller oder gruppenbezogener Designaufgaben. Einige Werkzeuge konzentrieren sich auf Hochfrequenz-MMICs, Leiterplatten und Moduldesign, wie zum Beispiel Microwave Office Schaltungsdesignsoftware. Andere Anbieter, wie Cadence, zielen auf siliziumbasierte RFIC- und Moduldesigns ab. Da jedes dieser Werkzeuge seine eigenen Vorteile hat, ist es am besten, Designflüsse zu übernehmen, die Interoperabilität und Informationsaustausch unterstützen, damit Designer die besten Werkzeuge für jede Designaufgabe auswählen können.

　　Zur Unterstützung des Datenaustauschs zwischen verschiedenen Umgebungen wurden mehrere branchenübliche Dateiformate entwickelt, wie Touchstone (SNP) und Measurement Data Exchange Format (MDIF) Dateien. Die Touchstone-Datei liefert S-Parameter, das sind Kleinsignal-analoge oder gemessene Frequenzantworten von Netzwerken. MDIF-Dateien ermöglichen die Sortierung von Daten wie S-Parametern oder Rauschen mit einer unbegrenzten Anzahl unabhängiger Variablen (wie Frequenz oder Gate-Spannung). Diese Formate ermöglichen es Designern, die linearen Antworten von Geräten (wie RFICs oder Switches) in ihren Simulationen zu modellieren und das Modell einfach zwischen Designwerkzeugen hin und her zu übertragen.

　　Das multiharmonische Modell (manchmal auch Keysight-X-Parameter genannt) ähnelt S-Parametern und erhöht die Fähigkeit, nichtlineares Verhalten unter Betriebsbedingungen mit großem Signal zu simulieren. Weitere zwischen verschiedenen Designwerkzeugen verwendete Datenformate sind Spice-Netzlisten für Schaltungsblöcke, Exchange File Format (IFF) für schaltplanische Informationen sowie Layoutformate wie GDSII und DXF.

　　Diese Standardformate können vollständig genutzt werden, aber jedes hat seine eigenen Einschränkungen. Zum Beispiel werden S-Parameter für lineare Simulation verwendet und sind für nichtlineare Simulationen nicht geeignet. Einige RF-Simulatoren können nur Dual-Port-MDIF-Dateien verwenden. Multiharmonische Modelle mit großem Signal benötigen oft lange Zeit zur Erstellung und Simulation, und Dateien sind oft groß und schwer zu teilen. Für den X-Parameter kann die Datei Gigabyte sein.

　　Herausforderungen, denen Modul- und Subsystem-Designer gegenüberstehen,

　　Für RF-Module, die mehrere Technologien integrieren, die mit verschiedenen Tools entwickelt wurden, bedeutet die Komplexität der Gesamtkonstruktionsaufgabe oft, dass die Nachfrage nach größerer Interoperabilität zwischen Werkzeugen über die einfache Datenformatkompatibilität hinausgeht. Frontend-Module und andere multitechnologische Geräte können bis zu 25 integrierte Schaltkreise auf einem einzigen Laminationsmodul enthalten, darunter BAW- und SAW-Filter, III-V-RF-MMIC-PAs sowie Siliziumschalter und Silizium-LNAs mit mehreren Antennen. Im hier vorgestellten Designbeispiel werden Siliziumschalter und LNAs mit Cadence-Tools entwickelt, während akustische/Laminationsfilter in der Microwave Office-Software fertiggestellt werden. Abbildung 1 zeigt ein typisches Multi-Chip-Moduldesign.

　　RF Front-End-Modulintegration Design Flussdiagramm 1 Basierend auf Virtuoso- und NI AWR-Software 1: Typisches Moduldesign in der Microwave Office-Softwareumgebung ist für Schalterdesigner sehr zeitaufwendig, um alle für die erforderlichen Schaltbedingungen erforderlichen Dateien zu erstellen. Dieser Prozess kann fehleranfällig sein, da er über 250 von der RFIC abgedeckte Zustände unterstützen muss. Für Touchstone-Dateien wird nur lineares Verhalten erfasst. Für Schalter und sogar akustische Filter muss kritisches nichtlineares Verhalten von größeren multiharmonischen Dateien erfasst werden. Bei RFIC-Analyse und S-Parameter-Dateigenerierung benötigt jeder Zustand 7 Minuten, während ein Schaltvorgang 68 Zustände und ein anderer 25 Zustände hat, was einen erheblichen Zeitaufwand erfordert. Typischerweise kann ein einzelner Vorgang mehrere Stunden oder sogar Tage dauern.

　　Die Software Cadence Virtuoso und NI AWR simulieren gemeinsam Arbeitsabläufe

　　Die in diesem Artikel vorgestellte Lösung nutzt neue Funktionen, die Cadence-Designs direkt innerhalb der Mikrowellen-Office-Software unterstützen. Abbildung 2 zeigt diesen Prozess. Hier ermöglicht der auf dem Mikrowellenbüro basierende Spectre-Netztisch-Umwandlungsprozess eine kollaborative Simulation zwischen Virtuoso- und NI AWR-Software.

　　Abbildung 2: Cadence Spectre-Umwandlungsprozess für kollaborative Simulation in der NI AWR-Designplattform Designer verwenden Siliziumprozess-PDKs und übertragen diese über Spectre-Design-Netlist in die Microwave Office-Software, sodass Designer auf alle NI AWR-Designumgebungstools zugreifen können, um diesen Prozess zu erreichen. Zu diesen Werkzeugen gehören Visual System Simulator (VSS) Systemdesign-Software, Microwave Office lineare und nichtlineare Simulation, APLAC harmonische Ausgleichs- und Transientensimulation, das NI AWR-Layout-Tool sowie AXIEM 3D-Ebenen- und Analyst 3D-Finite-Elemente-Methode (FEM) EM-Simulatoren.

　　Abbildung 3 zeigt das Virtuoso-Schema eines bipolaren/acht-Wurf-Siliziumschalters (DP8T) mit einem On-Chip-Filter. Seine Hauptkomponente ist das Antenna Switch Module (ASM), das sechs verschiedene Schaltzustände besitzt.

　　Netzliste und Lauf

　　Verwenden Sie den Befehl "Netlist and Run", um die für die NI AWR-Softwarekonvertierung benötigten Dateien zu erstellen. Da dieser Befehl auf der Testplattform läuft, ist die Umwandlung tatsächlich eine Unterschaltung. Die am wichtigsten erstellte Datei ist input.scs, die alle relevanten Cadence-Schaltpläne enthält.

　　Das Ausführen des Skripts "Import Spectre Netlist Design" öffnet einen einfachen Benutzeroberflächen-Dialog. Dieses Switch-Design (etwa 2.000 Netlisten) benötigt etwa eine Sekunde zur Übersetzung. Nach der Übersetzung können in jedem Entwurf zwei Komponenten verwendet werden: eine für den Prozess und eine für das eigentliche Design.

　　Es wurde außerdem eine Logdatei erstellt, um Designern und Support-Teams detailliertere Informationen über übersetzte Zellen, verwendete Bibliotheken und Testplattformsimulationen zu bieten. Diese Umstellung umfasst Mikrostreifenleitungselemente (MLIN) aus dem ursprünglichen Entwurf und ermöglicht eine präzise Modellierung von Dispersion und Verlust in der Übertragungsleitung im Design. Zusätzlich erfasst er den Verzeichnispfad jeder Datei auf der Cadence-Seite, die den S-Parameter-Block enthält.

　　Nach Abschluss des Übertragungsschalter-Designs laden Nutzer zwei neue PDKs in neue oder bestehende Projekte in der Microwave Office-Software: die übersetzte Cadence Foundry PDK (csoi7RF Global Foundries PDK, siehe linke Seite von Abbildung 4) und die Design-PDK (RF-Core, siehe rechte Seite von Abbildung 4). Die RF Core-Datei liefert Schaltpläne und Designblöcke. Diese PDKs werden drei einfache NI AWR-Softwarebibliothekselemente bereitstellen, die für die Simulation benötigt werden.

　　Abbildung 4: Übersetzte Cadence Foundry PDK (links) und Design PDK (rechts) erscheinen in der Elementbaum-Bibliothek, was es ermöglicht, jedes NI AWR-Software-Design-Newlibrary-Element in den Microwave Office-Schaltungsdesign-Schaltplan per Standard-Drag-and-Drop einzufügen, genau wie jedes andere Schaltplanelement. Wie im Schaltplan in Abbildung 5 dargestellt, wird der PROCESS-Block verwendet, um auf den PDK-Prozess der Gießerei zu verweisen und ermöglicht es Benutzern, Prozessecken zu verändern. Mit dem DESIGN-Block können Benutzer auf jede Designvariable im Cadence Design zugreifen.

　　Abbildung 5: In diesem Microwave Office-Schaltplan sehen Sie den PROCESS-Block (Foundry PDK-Prozess) und den DESIGN-Block der von Cadence entworfenen Designvariablen. Auf der rechten Seite des Diagramms hat die übersetzte Komponente etwa 20 Ports. Das DESIGN-Modul steuert die Position des Schaltzustands (in diesem Fall auf 6 gesetzt) und steuert die beiden Spannungen für den Schaltzustand. Der PROCESS-Block in der oberen linken Ecke (auf der linken Seite des Diagramms hervorgehoben) gibt Designern die Möglichkeit, Prozessecken anzugeben, was für IC-Design sehr wichtig ist.

　　Um die Frequenzantwort der simulierten Netztisch-Umwandlung im Microwave Office und der ursprünglichen Spectre-Ergebnisse zu überprüfen, wurden die vom Testfall Spectre simulierten S-Parameter zum Vergleich ins Microwave Office importiert. Die Verifikationseinstellungen sind tatsächlich dieselben wie für schematische Testbänke mit übersetzten Netzlisten. Für diese Simulation enthält die Unterschaltung Touchstone-S-Parameterblöcke, die direkt von Cadence abgeleitet sind.

　　Vergleich von Kleinsignal-Ergebnissen

　　Abbildung 6 zeigt einen Vergleich zwischen den von der NI AWR-Software simulierten Kleinsignalergebnissen und den Spectre-Ergebnissen, dargestellt durch die S-Parameter über das gesamte Frequenzband. Wie erwartet zeigten die Ergebnisse, dass die beiden Ergebnisse exakt übereinstimmen.

　　Abbildung 6: Ergänzende Analyse zum Vergleich der von der NI AWR-Software simulierten Small-Signal-Ergebnisse mit Spectre-Ergebnissen.

　　Designübergänge wurden inzwischen validiert, und viele weitere Simulationen können mit Schaltern durchgeführt werden, darunter das Scannen von Prozessecken, das Anpassen/Scannen des Schalterstatus sowie das Einstellen/Scannen der Steuerspannung. Der importierte RFIC verhält sich wie ein reguläres Mikrowellenbüro-Element. Auf der linken Seite von Abbildung 7 werden die gescannten Prozessecken mit Referenzdaten direkt aus Cadence verglichen, die die Auswirkungen der Prozessecken und Überlappungen zwischen dem Simulator zeigen.

　　Abbildung 7: Andere Simulationen können nun mit Schaltern ausgeführt werden, da ihr Verhalten dem eines regulären Mikrowellen-Office-Elements ähnelt. Die rechte Seite von Abbildung 7 zeigt in diesem Beispiel den simulierten Einfügungsverlust für verschiedene Schalterzustände (über den Pfad). Der RFIC wird über sechs verschiedene Schaltzustände gesteuert, die je nach Schaltzustand unterschiedliche Antworten zeigen. Designer können nun laminatierte Designdetails basierend auf präzisen RFIC-Modellen entwickeln, den Zustand leicht durch Parameter-Einstellungen ändern und Anpassungen oder Scans durchführen.

　　Außerdem kann das Schalterdesign, da es sich um eine konventionelle Mikrowellen-Office-Unterschaltung handelt, mit anderen Mikrowellen-Office-Komponenten, EM-Strukturen, Datendateien und Ähnlichem kombiniert werden. Mehrere Technologien können zu einem einzigen Microwave Office-Projekt kombiniert werden, was eine technologieübergreifende kollaborative Simulation und Layoutintegration ermöglicht. Ein einzelnes gestapeltes Modul kann Siliziumschalter, III-V-PA-FIC, Akustikfilter und mehr enthalten und kombinieren. Das endgültige integrierte Designlayout umfasst akustische Filter, Siliziumbauelemente, GaAs-PAs und Module.

　　Verteilungsstruktur

　　Schalterlayouts können auch von Virtuoso in Standardformaten wie GDSII exportiert und in die NI AWR-Software importiert und dann mit schaltplanischen Unterschaltungen verknüpft oder verknüpft werden, um korrekte Layout-Verbindungen sicherzustellen (siehe Abbildung 8). Das geometrische Layout ist dasselbe, aber die Farben variieren je nach Vorliebe.

　　8: Schalterlayouts können aus Cadence Virtuoso exportiert und in die NI AWR-Software importiert werden, dann verknüpft oder mit schematischen Unterschaltungen verknüpft, um korrekte Layout-Verbindungsergebnisse sicherzustellen.

　　Dieser Artikel stellt einen integrierten Designprozess vor, der mehrere Technologien aus verschiedenen Softwaretools in einem einzigen Projekt vereint und so eine kollaborative Simulation zwischen Simulations- und Layout-Design-Tools ermöglicht. Dieser Prozess ermöglicht es Designern nicht nur, verschiedene Halbleiter- und Verpackungs- (Laminations-)Technologien zu integrieren, sondern nutzt auch komplexe Designs, die ursprünglich in der RFIC-Designumgebung entwickelt wurden, und integriert sie in Designumgebungen, die speziell für die Entwicklung von MMIC, RF-PCB- und Modulentwicklung entwickelt wurden. Das endgültige integrierte Designlayout umfasst vier verschiedene Technologien: akustische Filter, Siliziumbauelemente, GaAs PAs und Module.