VirtuosoおよびNI AWRソフトウェアに基づくRFフロントエンドモジュール統合設計プロセス

　　LTE-Aや5Gなどの進化する通信規格はRFアーキテクチャの革新を促進しており、小型化、性能、スペクトラム効率の向上によるデータスループット向上の技術的サポートといったRFフロントエンドモジュール設計に課題をもたらしています。

　　マルチモード・多周波数電話機における高性能かつ小型部品の需要に応えるため、業界はモジュール統合戦略を単一のパッケージ内の類似の構成要素から、多技術ベースの多機能フロントエンドへとシフトさせています。 これらの開発は、マルチモード・マルチ周波数パワーアンプ(PA)、デュプレクサ、RFスイッチを含む、単一の完全統合型RFモジュール製品に基づく各周波数帯域を対象としています。

　　通常、モジュールおよびサブシステムの設計者は様々な手法を設計に用います。 これらの技術には、ガリウムヒ素(GaAs)および窒化ガリウム(GaN)モノリシックマイクロ波集積回路(MMIC)、シリコンRFIC、多層積層体が含まれます。 各技術は特定のプロセス設計キット(PDK)にまとめられており、製造プロセスの電気的および物理的特性やフロントエンドの構成要素(部品ライブラリ)を詳細に示しています。

　　複数のPDKおよび回路/電磁(EM)共同シミュレーションをサポートし、バルク音響波(BAW)と表面音響波(SAW)フィルター間の電気的相互作用を解析するためのマルチ技術設計ワークフロー(同等回路モデルに基づく)および多層ラミネーションパッケージングをサポートします。 包括的なモジュール分析と最適化を提供します。 しかし、シリコンRFICスイッチ、低雑音増幅器(LNA)、PAを開発する場合、状況は異なり、よりターゲットを絞った開発ツールが必要です。

　　本記事では、PDKをNI AWR設計プラットフォーム内でシミュレーション可能なプロセスに変換し、チップパッケージングの共同設計およびEM検証をサポートする最新の設計ワークフローを紹介します。 設計をPDKと共に使える動的ライブラリにインポートすることで、設計者は異なる環境で作成された複雑な設計を用いて異なる技術に基づく製品を効果的に開発できます。

　　特定のニーズに合わせて設計されたEDAツール

　　設計者は個人の好みや特定のツールの機能に基づいて、個別またはグループ設計タスクを処理するために異なるRF EDAツールを使用します。 一部のツールは高周波MMIC、PCB、モジュール設計、例えばMicrowave Office回路設計ソフトウェアに特化しています。 Cadenceのような他のベンダーはシリコンベースのRFICやモジュール設計をターゲットにしています。 これらのツールそれぞれに利点があるため、相互運用性と情報交換を支援する設計フローを採用するのが最善であり、設計者が各設計タスクに最適なツールを選べるようにするのが最善です。

　　異なる環境間のデータ交換を支援するために、タッチストーン(SNP)や測定データ交換フォーマット(MDIF)ファイルなど、いくつかの業界標準ファイル形式が開発されています。 タッチストーンファイルはSパラメータを提供しており、これはネットワークの小信号アナログまたは測定された周波数応答です。 MDIFファイルは、Sパラメータやノイズなどのデータを無制限の独立変数(周波数やゲート電圧など)でソートすることを可能にします。 これらのフォーマットにより、設計者はシミュレーションでRFICやスイッチなどのデバイスの線形応答をモデル化し、設計ツール間でモデルを簡単に転送できます。

　　多重調和モデル(時にKeysight Xパラメータとも呼ばれる)はSパラメータに似ており、大信号動作条件下での非線形挙動のシミュレーション能力を高めます。 異なる設計ツール間で使用される他のデータフォーマットには、回路ブロック用のSpiceネットリスト、回路情報用のExchange File Format(IFF)、GDSIIやDXFのようなレイアウトフォーマットがあります。

　　これらの標準フォーマットは十分に活用できますが、それぞれに制限があります。 例えば、Sパラメータは線形シミュレーションに用いられ、非線形シミュレーションには適していません。 一部のRFシミュレーターはデュアルポートMDIFファイルのみを使用可能です。 大信号の多重調和モデルは生成やシミュレーションに長い時間がかかり、ファイルも大きく共有が難しいことが多いです。 Xパラメータの場合、ファイルはギガバイト単位でできます。

　　モジュールおよびサブシステム設計者が直面する課題

　　さまざまなツールで開発された複数の技術を統合するRFモジュールでは、全体の設計タスクの複雑さから、ツール間の相互運用性の要求は単なるデータ形式の互換性を超えたものになることが多いです。 フロントエンドモジュールやその他のマルチテクノロジーデバイスは、BAWおよびSAWフィルター、III-V RF MMIC PA、シリコンスイッチや複数のアンテナを持つシリコンLNAなど、1つのラミネーションモジュールに最大25個の集積回路を搭載できます。 ここで示した設計例では、シリコンスイッチやLNAはCadenceツールを用いて設計され、音響/ラミネーションフィルターはMicrowave Officeソフトウェアで完成しています。 図1は典型的なマルチチップモジュール設計を示しています。

　　RFフロントエンドモジュール統合設計フローチャート1 VirtuosoおよびNI AWRソフトウェアに基づく1:マイクロ波オフィスソフトウェア環境における典型的なモジュール設計は、スイッチ設計者にとって必要なスイッチ状態に必要なすべてのファイルを作成するのに非常に時間がかかります。 このプロセスは、RFICでカバーされる250以上の州をサポートする必要があるため、エラーが発生しやすいです。 タッチストーンファイルでは、線形の挙動のみが記録されます。 スイッチや音響フィルターの場合、重要な非線形挙動はより大きな多倍音ファイルで捉える必要があります。 RFIC解析とSパラメータファイル生成により、各状態は7分かかりますが、スイッチ操作は68、別の操作は25状態を持ち、かなりの時間投資が必要です。通常、1つの操作に数時間から数日かかることもあります。

　　Cadence VirtuosoとNI AWRソフトウェアはワークフローを共同でシミュレートします

　　この記事で紹介するソリューションは、Microwave Officeソフトウェア内で直接Cadence設計をサポートする新機能を活用しています。 図2はこの過程を示しています。 ここでは、Microwave OfficeベースのSpectreネットテーブル変換設計プロセスにより、VirtuosoとNI AWRソフトウェア間の共同シミュレーションが可能になります。

　　図2:NI AWR設計プラットフォームにおける協働シミュレーションのためのCadence Spectre変換プロセス設計者はシリコンプロセスのPDKを使用し、それをSpectre設計ネットリスト経由でMicrowave Officeソフトウェアに転送することで、設計者はこのプロセスを実現するためにすべてのNI AWR設計環境ツールにアクセスできます。 これらのツールには、Visual System Simulator(VSS)システム設計ソフトウェア、Microwave Officeの線形・非線形シミュレーション、APLACの調和均衡および過渡現象シミュレーション、NI AWRレイアウトツール、AXIEM 3D平面およびAnalyst 3D有限要素法(FEM)EMシミュレータが含まれます。

　　図3は、オンチップフィルターを備えたバイポーラ/8スロー(DP8T)シリコンスイッチのVirtuoso回路図を示しています。その主要コンポーネントはアンテナスイッチモジュール(ASM)で、6つの異なるスイッチング状態を持ちます。

　　ネットリストと実行

　　「Netlist and Run」コマンドを使って、NI AWRソフトウェア変換に必要なファイルを作成します。 このコマンドはテストプラットフォーム上で動作するため、変換は実際にはサブ回路となります。 最も重要なファイルはinput.scsで、関連するCadenceの回路図情報をすべて含んでいます。

　　「Import Spectre Netlist Design」スクリプトを実行すると、シンプルなユーザーインターフェースダイアログが開きます。 このスイッチ設計(約2,000のネットリスト)は、翻訳に約1秒かかります。 翻訳後、あらゆる設計において2つのコンポーネントを使用できます。1つはプロセス用、もう1つは実際の設計用です。

　　また、翻訳セル、使用ライブラリ、テストプラットフォームシミュレーションに関する詳細な情報を提供するために、設計者やサポートチームにログファイルも生成されました。 この変換には、元の設計からマイクロストリップライン(MLIN)要素が組み込まれ、伝送線路の分散と損失を精密にモデリングできます。 さらに、Cadence側のSパラメータブロックを含む任意のファイルのディレクトリパスもキャプチャします。

　　転送スイッチ設計が完了した後、ユーザーはMicrowave Officeソフトウェアの新規または既存プロジェクトに2つの新しいPDKを読み込みます。すなわち、翻訳されたCadence Foundry PDK(csoi7RF Global Foundries PDK、図4左参照)と設計PDK(RF-Core、図4右参照)です。 RFコアファイルは回路図要素と設計ブロックを提供します。 これらのPDKは、シミュレーションに必要な3つのシンプルなNI AWRソフトウェアライブラリ要素を提供します。

　　図4:翻訳されたCadence Foundry PDK(左)とdesign PDK(右)が要素ツリーライブラリに現れ、任意のNI AWRソフトウェア設計の新しいライブラリ要素を、他の回路素子と同様に標準のドラッグ&ドロップでマイクロ波局回路設計ソフトウェアの回路図に挿入できます。 図5の回路図に示すように、PROCESSブロックはファウンドリーのPDKプロセスを参照するために使われ、ユーザーがプロセスコーナーを修正できるようにします。 DESIGNブロックを使えば、ユーザーはCadence設計内の任意のデザイン変数にアクセスできます。

　　図5:このMicrowave Office回路図では、Cadenceが設計した設計変数のPROCESSブロック(ファウンドリーPDKプロセス)とDESIGNブロックを見ることができます。図の右側には、翻訳された部品に約20のポートがあります。 DESIGNモジュールはスイッチ状態(この場合は6に設定され)の位置を制御し、スイッチ状態の2つの電圧を制御します。 左上隅(図の左側で強調されている)にあるPROCESSブロックは、設計者がプロセスコーナーを指定する能力を与え、これはIC設計において非常に重要です。

　　Microwave Officeでのネットテーブル変換の周波数応答と元のSpectre結果を検証するため、テストケースSpectreでシミュレートされたSパラメータをMicrowave Officeに取り込み比較しました。 検証設定は、翻訳されたネットリストを含む回路テストベンチのものと実際には同じです。 このシミュレーションでは、サブ回路にはCadenceから直接導出されたタッチストーンSパラメータブロックが含まれています。

　　小信号の結果を比較する

　　図6は、NI AWRソフトウェアでシミュレートされた小信号結果と、周波数帯全体にわたるSパラメータで表されたSpectreの結果の比較を示しています。 予想通り、結果は2つの結果が完全に一貫していることを示しました。

　　図6:NI AWRソフトウェアでシミュレートされた小信号結果とSpectreの結果を比較した補足解析。

　　設計遷移は現在検証されており、スイッチを用いて多くのシミュレーションが実行可能で、プロセスコーナーのスキャン、スイッチの状態の調整・スキャン、制御電圧の調整・スキャンなどが含まれます。 インポートされたRFICは通常のマイクロウェーブオフィス素子のように動作します。 図7の左側では、スキャンされたプロセスコーナーをCadenceから直接取得した参照データと比較しており、プロセスコーナーの影響やシミュレータ間の重複を示しています。

　　図7:他のシミュレーションもスイッチを使って実行可能となり、その挙動は通常のマイクロ波局要素に似ています。図7の右側は、この例における異なるスイッチ状態(経路経由)におけるシミュレートされた挿入損失を示しています。 RFICは6つの異なるスイッチング状態で制御され、スイッチング状態に応じて異なる応答を示します。 設計者は現在、精密なRFICモデルに基づくラミネート設計の詳細を開発し、パラメータ設定で状態を簡単に変更でき、調整やスキャンも実現できます。

　　さらに、スイッチ設計は従来のマイクロ波局サブ回路であるため、他のマイクロ波局の部品、電磁構造、データファイルなどと組み合わせることができます。 複数の技術を一つのマイクロ波オフィスプロジェクトに統合でき、技術横断の協働シミュレーションやレイアウト統合を可能にします。 単一のスタックモジュールには、シリコンスイッチ、III-V PA FIC、音響フィルターなどを含み組み合わせることができます。 最終的な統合設計レイアウトには、音響フィルター、シリコンデバイス、GaAs-PA、モジュールが含まれます。

　　流通配置

　　スイッチレイアウトは、VirtuosoからGDSII(例えば標準フォーマット)でエクスポートし、NI AWRソフトウェアにインポートし、正しいレイアウト接続を保証するために回路図のサブ回路にリンクまたはリンクすることも可能です(図8参照)。 幾何学的なレイアウトは同じですが、色は好みによって変わります。

　　8: スイッチレイアウトはCadence Virtuosoからエクスポートし、NI AWRソフトウェアにインポートし、回路図のサブ回路とリンクして正しいレイアウト接続結論を保証します。

　　本記事では、異なるソフトウェアツールから派生した複数の技術を統合した統合設計プロセスを一つのプロジェクトにまとめ、シミュレーションとレイアウト設計ツール間の協働シミュレーションを可能にします。 このプロセスは、設計者が異なる半導体およびパッケージング(ラミネーション)技術を統合することを可能にするだけでなく、RFIC設計環境で作成された複雑な設計を活用し、MMIC、RF PCB、モジュール開発専用の設計環境に統合することを可能にします。 最終的な統合設計レイアウトには、音響フィルター、シリコンデバイス、GaAs PA、モジュールの4つの異なる技術が含まれています。