Virtuoso 및 NI AWR 소프트웨어를 기반으로 한 RF 프론트엔드 모듈 통합 설계 프로세스

　　LTE-A와 5G와 같은 진화하는 통신 표준은 RF 아키텍처의 혁신을 주도하고 있으며, 이는 소형화, 성능, 그리고 스펙트럼 효율성 향상을 통한 데이터 처리량 향상을 위한 기술 지원 측면에서 RF 프론트엔드 모듈 설계에 도전 과제를 제기하고 있습니다.

　　다중 모드 및 다중 주파수 전화기에서 더 높은 성능과 더 작은 부품 크기에 대한 요구를 충족하기 위해, 업계는 단일 패키지 내 유사한 구성 요소에서 다기술 기반의 다기능 프론트엔드로 모듈 통합 전략을 전환하고 있습니다. 이러한 개발은 다중 모드/다중 주파수 전력 증폭기(PA), 듀플렉서, RF 스위치 등 단일 완전 통합 RF 모듈 제품을 기반으로 각 주파수 대역을 대상으로 합니다.

　　일반적으로 모듈 및 서브시스템 설계자는 설계에 다양한 기법을 사용합니다. 이 기술에는 갈륨 비소(GaAs)와 질화갈륨(GaN) 단일 마이크로파 집적회로(MMIC), 실리콘 RFIC, 다층 라미네이트가 포함됩니다. 각 기술은 제조 공정의 전기적·물리적 특성과 프론트엔드 구성 요소(구성 요소 라이브러리)의 전기적·물리적 특성을 상세히 설명하는 특정 공정 설계 키트(PDK)에 캡슐화되어 있습니다.

　　여러 PDK와 회로/전자기(EM) 공동 시뮬레이션을 지원하며, 벌크 음향파(BAW)와 표면 음향파(SAW) 필터(동등한 회로 모델 기반) 및 다층 적층 패키징 간의 전기적 상호작용을 분석하는 다중 기술 설계 워크플로우를 지원합니다. 포괄적인 모듈 분석 및 최적화를 제공합니다. 하지만 실리콘 RFIC 스위치, 저잡음 증폭기(LNA), PA를 개발할 때는 상황이 달라지며, 보다 맞춤화된 개발 도구가 필요합니다.

　　이 글에서는 PDK를 NI AWR 설계 플랫폼 내에서 시뮬레이션할 수 있는 프로세스로 변환하여 칩 패키징 공동 설계 및 EM 검증을 지원하는 현대적인 설계 워크플로우를 소개합니다. 설계도를 PDK와 함께 사용할 수 있는 동적 라이브러리에 가져오면, 디자이너들은 완전히 다른 환경에서 원래 만들어진 복잡한 설계를 사용하여 다양한 기술을 기반으로 한 제품을 효과적으로 개발할 수 있습니다.

　　특정 요구에 맞게 설계된 EDA 도구

　　디자이너들은 개인 선호도와 특정 도구의 기능에 따라 다양한 RF EDA 도구를 사용하여 개별 또는 그룹 설계 작업을 수행합니다. 일부 도구는 고주파 MMIC, PCB, 모듈 설계에 중점을 두며, 예를 들어 마이크로웨이브 오피스 회로 설계 소프트웨어가 있습니다. 케이던스와 같은 다른 벤더들은 실리콘 기반 RFIC 및 모듈 설계를 목표로 하고 있습니다. 각 도구마다 고유한 장점이 있으므로, 상호운용성과 정보 교환을 지원하는 디자인 흐름을 채택하여 디자이너가 각 설계 작업에 가장 적합한 도구를 선택할 수 있도록 하는 것이 가장 좋습니다.

　　서로 다른 환경 간 데이터 교환을 지원하기 위해, 터치스톤(SNP) 및 측정 데이터 교환 형식(MDIF) 파일과 같은 여러 산업 표준 파일 형식이 개발되었습니다. 터치스톤 파일은 네트워크의 소신호 아날로그 또는 측정된 주파수 응답인 S-파라미터를 제공합니다. MDIF 파일은 주파수나 게이트 전압과 같은 무제한의 독립 변수를 사용하여 S-파라미터나 노이즈 같은 데이터를 정렬할 수 있게 해줍니다. 이러한 포맷은 설계자가 시뮬레이션에서 RFIC나 스위치 같은 장치의 선형 응답을 모델링하고, 설계 도구 간에 모델을 쉽게 주고받을 수 있게 해줍니다.

　　다중고조파 모델(때로는 Keysight X 파라미터라고도 함)은 S-파라미터와 유사하여 큰 신호 동작 조건에서 비선형 동작을 시뮬레이션할 수 있는 능력을 높입니다. 서로 다른 설계 도구 간에 사용되는 다른 데이터 형식으로는 회로 블록용 Spice 넷리스트, 회로 정보를 위한 Exchange File Format(IFF), GDSII, DXF와 같은 레이아웃 형식이 있습니다.

　　이 표준 형식들은 충분히 활용할 수 있지만, 각각 고유한 한계가 있습니다. 예를 들어, S-파라미터는 선형 시뮬레이션에 사용되며 비선형 시뮬레이션에는 적합하지 않습니다. 일부 RF 시뮬레이터는 듀얼 포트 MDIF 파일만 사용할 수 있습니다. 대신호 다중고조파 모델은 생성과 시뮬레이션에 오랜 시간이 걸릴 수 있으며, 파일이 크고 공유하기 어려운 경우가 많습니다. X 파라미터의 경우, 파일은 기가바이트 단위일 수 있습니다.

　　모듈 및 서브시스템 설계자가 직면한 도전 과제

　　다양한 도구를 사용해 개발된 여러 기술을 통합하는 RF 모듈의 경우, 전체 설계 작업의 복잡성 때문에 도구 간 상호운용성에 대한 요구가 단순한 데이터 형식 호환성을 넘어서는 경우가 많습니다. 프론트엔드 모듈 및 기타 다중 기술 장치는 BAW 및 SAW 필터, III-V RF MMIC PA, 실리콘 스위치 및 다중 안테나가 있는 실리콘 LNA 등 최대 25개의 집적 회로를 단일 적층 모듈에 포함할 수 있습니다. 여기 제시된 설계 예시에서 실리콘 스위치와 LNA는 Cadence 도구를 사용해 설계되며, 음향/적층 필터는 Microwave Office 소프트웨어에서 완성됩니다. 그림 1은 전형적인 다중 칩 모듈 설계를 보여줍니다.

　　RF 프론트엔드 모듈 통합 설계 플로우차트 1 Virtuoso 및 NI AWR 소프트웨어 기반 1: 마이크로파 사무소 소프트웨어 환경에서의 일반적인 모듈 설계는 스위치 설계자가 필요한 스위칭 상태를 위해 필요한 모든 파일을 생성하는 데 매우 많은 시간이 소요됩니다. 이 과정은 RFIC가 적용하는 250개 이상의 주를 지원해야 하기 때문에 오류가 발생할 수 있습니다. 터치스톤 파일의 경우, 선형 동작만 캡처됩니다. 스위치나 심지어 음향 필터의 경우, 중요한 비선형 동작은 더 큰 다중고조파 파일로 포착되어야 합니다. RFIC 분석과 S 파라미터 파일 생성을 통해 각 상태는 7분이 소요되며, 한 스위치 작업은 68개, 다른 작업은 25개로 구성되어 상당한 시간 투자가 필요합니다. 일반적으로 단일 작업은 몇 시간에서 며칠이 걸릴 수 있습니다.

　　Cadence Virtuoso와 NI AWR 소프트웨어는 워크플로우를 공동 시뮬레이션합니다

　　이 글에서 소개하는 솔루션은 Microwave Office 소프트웨어 내에서 Cadence 설계를 직접 지원하는 새로운 기능을 활용합니다. 그림 2는 이 과정을 보여줍니다. 여기서 Microwave Office 기반의 Spectre 넷 테이블 변환 설계 프로세스는 Virtuoso와 NI AWR 소프트웨어 간의 협업 시뮬레이션을 가능하게 합니다.

　　그림 2: NI AWR 설계 플랫폼에서 협업 시뮬레이션을 위한 Cadence Spectre 변환 과정 디자이너들은 실리콘 프로세스 PDK를 사용해 Spectre 디자인 넷리스트를 통해 마이크로웨이브 오피스 소프트웨어로 전송하여, 설계자가 이 과정을 달성하기 위해 모든 NI AWR 설계 환경 도구에 접근할 수 있습니다. 이 도구들에는 Visual System Simulator(VSS) 시스템 설계 소프트웨어, Microwave Office 선형 및 비선형 시뮬레이션, APLAC 조화 균형 및 과도 시뮬레이션, NI AWR 레이아웃 도구, AXIEM 3D 평면 및 Analyst 3D 유한요소법(FEM) EM 시뮬레이터가 포함됩니다.

　　그림 3은 온칩 필터가 적용된 바이폴라/8투(DP8T) 실리콘 스위치의 Virtuoso 회로도를 보여줍니다. 핵심 부품은 여섯 가지 서로 다른 스위칭 상태를 가진 안테나 스위치 모듈(ASM)입니다.

　　넷리스트와 실행

　　"Netlist and Run" 명령을 사용하여 NI AWR 소프트웨어 변환에 필요한 파일을 생성하세요. 이 명령어가 테스트 플랫폼에서 실행되기 때문에 변환은 실제로 서브회로입니다. 가장 중요한 파일은 input.scs로, 관련된 모든 Cadence 회로 정보를 담고 있습니다.

　　"Import Spectre Netlist Design" 스크립트를 실행하면 간단한 사용자 인터페이스 대화상자가 열립니다. 이 스위치 설계(약 2,000개의 넷리스트)는 번역에 약 1초가 소요됩니다. 번역 후에는 어떤 설계에서도 두 가지 구성 요소를 사용할 수 있습니다: 하나는 공정 과정용, 다른 하나는 실제 설계용입니다.

　　또한 로그 파일도 생성되어 설계자와 지원 팀에게 번역된 셀, 사용 라이브러리, 테스트 플랫폼 시뮬레이션에 대한 더 상세한 정보를 제공했습니다. 이 변환에는 원래 설계의 마이크로스트립 라인(MLIN) 요소가 포함되어 있어 설계 내 전송선로의 분산과 손실을 정밀하게 모델링할 수 있습니다. 또한, Cadence 측에 있는 S-파라미터 블록이 포함된 파일의 디렉터리 경로를 캡처합니다.

　　전송 스위치 설계가 완료된 후, 사용자는 Microwave Office 소프트웨어의 신규 또는 기존 프로젝트에 두 개의 새로운 PDK를 로드합니다: 번역된 Cadence Foundry PDK(csoi7RF Global Foundries PDK, 그림 4 왼쪽 참조)와 설계 PDK(RF-Core, 그림 4 오른쪽 참조)입니다. RF 코어 파일은 회로 요소와 설계 블록을 제공합니다. 이 PDK들은 시뮬레이션에 필요한 세 가지 간단한 NI AWR 소프트웨어 라이브러리 요소를 제공합니다.

　　그림 4: 변환된 Cadence Foundry PDK(왼쪽)와 Design PDK(오른쪽)가 요소 트리 라이브러리에 나타나, 표준 드래그 앤 드롭을 통해 다른 회로 요소와 마찬가지로 NI AWR 소프트웨어 설계 라이브러리 요소를 마이크로파 사무국 회로 설계 소프트웨어 회로도에 삽입할 수 있습니다. 그림 5의 회로도에서 볼 수 있듯이, PROCESS 블록은 파운드리의 PDK 공정을 참조하는 데 사용되며, 사용자가 공정 코너를 수정할 수 있게 합니다. DESIGN 블록을 사용하면 사용자는 Cadence 설계의 모든 디자인 변수에 접근할 수 있습니다.

　　그림 5: 이 Microwave Office 회로도에서 Cadence가 설계한 설계 변수들의 PROCESS 블록(파운드리 PDK 프로세스)과 DESIGN 블록을 볼 수 있습니다. 도표 오른쪽에는 변환된 부품이 약 20개의 포트가 있습니다. DESIGN 모듈은 스위치 상태(이 경우 6로 설정)의 위치를 제어하고 스위치 상태의 두 전압을 제어합니다. 왼쪽 상단(도표 왼쪽에 강조 표시됨)의 PROCESS 블록은 설계자가 공정 코너를 지정할 수 있게 해주며, 이는 IC 설계에 매우 중요합니다.

　　Microwave Office에서 시뮬레이션된 넷 테이블 변환의 주파수 응답과 원래 Spectre 결과를 검증하기 위해, 테스트 케이스 Spectre가 시뮬레이션한 S-파라미터를 비교를 위해 Microwave Office에 가져왔습니다. 검증 설정은 번역된 넷리스트를 포함하는 회로도 테스트벤치와 실제로 동일합니다. 이 시뮬레이션을 위해 서브회로는 Cadence에서 직접 파생된 터치스톤 S 파라미터 블록을 포함합니다.

　　작은 신호 결과 비교

　　그림 6은 NI AWR 소프트웨어가 시뮬레이션한 소신호 결과와 전체 주파수 대역 전반에 걸친 S-파라미터로 표현된 스펙터 결과의 비교를 보여줍니다. 예상대로 결과는 두 결과가 정확히 일관된 것으로 나타났습니다.

　　그림 6: NI AWR 소프트웨어가 시뮬레이션한 소신호 결과와 Spectre 결과를 비교한 보조 분석.

　　설계 전이가 검증되었으며, 프로세스 코너 스캐닝, 스위치 상태 조정/스캔, 제어 전압 조정/스캔 등 스위치를 이용해 다양한 시뮬레이션이 수행될 수 있습니다. 임입된 RFIC는 일반 마이크로웨이브 사무실 요소처럼 작동합니다. 그림 7의 왼쪽에서는 스캔된 공정 코너를 Cadence에서 직접 얻은 참조 데이터와 비교하여 공정 코너의 영향과 시뮬레이터 간 겹침을 보여줍니다.

　　그림 7: 스위치의 동작이 일반 마이크로웨이브 오피스 요소와 유사하므로 다른 시뮬레이션도 이제 실행할 수 있습니다. 그림 7의 오른쪽은 이 예시에서 서로 다른 스위치 상태(경로를 통해)에 대한 시뮬레이션된 삽입 손실을 보여줍니다. RFIC는 여섯 가지 서로 다른 스위칭 상태를 통해 제어되며, 스위칭 상태에 따라 서로 다른 응답을 보입니다. 디자이너들은 이제 정밀한 RFIC 모델을 기반으로 라미네이트 설계 세부 사항을 개발하고, 매개변수 설정을 통해 상태를 쉽게 변경하며, 조정이나 스캔을 수행할 수 있습니다.

　　더불어, 스위치 설계가 전통적인 마이크로웨이브 오피스 서브회로이기 때문에, 다른 마이크로웨이브 오피스 부품, 전자기 구조, 데이터 파일 등과 결합할 수 있습니다. 여러 기술을 하나의 마이크로웨이브 오피스 프로젝트로 결합할 수 있어 기술 간 협업 시뮬레이션과 레이아웃 통합이 가능합니다. 하나의 스택 모듈은 실리콘 스위치, III-V PA FIC, 음향 필터 등을 포함하고 결합할 수 있습니다. 최종 통합 설계 레이아웃에는 음향 필터, 실리콘 소자, GaAs-PA, 모듈이 포함됩니다.

　　배포 배치

　　스위치 레이아웃은 Virtuoso에서 GDSII와 같은 표준 형식으로 내보내 NI AWR 소프트웨어로 가져올 수 있으며, 올바른 레이아웃 연결을 보장하기 위해 회로도 서브회로와 연결하거나 연결할 수 있습니다(그림 8 참조). 기하학적 배열은 같지만, 색상은 취향에 따라 다릅니다.

　　8: 스위치 레이아웃은 Cadence Virtuoso에서 내보내 NI AWR 소프트웨어로 가져올 수 있으며, 올바른 레이아웃 연결 결론을 보장하기 위해 회로도 서브회로와 연결됩니다.

　　이 글에서는 서로 다른 소프트웨어 도구에서 파생된 여러 기술을 하나의 프로젝트로 결합하여 시뮬레이션과 레이아웃 설계 도구 간의 협업 시뮬레이션을 가능하게 하는 통합 설계 프로세스를 소개합니다. 이 과정은 설계자가 다양한 반도체 및 패키징(적층) 기술을 통합할 수 있게 할 뿐만 아니라, RFIC 설계 환경에서 처음 만들어진 복잡한 설계를 활용해 MMIC, RF PCB, 모듈 개발을 위해 특별히 설계된 설계 환경에 통합할 수 있게 합니다. 최종 통합 설계 레이아웃에는 음향 필터, 실리콘 소자, GaAs PA, 모듈 등 네 가지 기술이 포함됩니다.