Quy trình thiết kế tích hợp mô-đun giao diện người dùng RF dựa trên phần mềm Virtuoso và NI AWR

　　Các tiêu chuẩn truyền thông đang phát triển như LTE-A và 5G đang thúc đẩy sự đổi mới trong kiến trúc RF, đặt ra những thách thức cho thiết kế mô-đun giao diện người dùng RF về thu nhỏ, hiệu suất và hỗ trợ kỹ thuật để cải thiện thông lượng dữ liệu thông qua cải thiện hiệu quả phổ.

　　Để đáp ứng nhu cầu về hiệu suất cao hơn và kích thước thành phần nhỏ hơn trong điện thoại đa chế độ và đa tần số, ngành công nghiệp đang chuyển các chiến lược tích hợp mô-đun từ các khối xây dựng tương tự trong một gói duy nhất sang giao diện người dùng đa chức năng dựa trên đa công nghệ. Những phát triển này nhắm mục tiêu đến từng dải tần số, dựa trên một sản phẩm mô-đun RF tích hợp đầy đủ duy nhất, bao gồm bộ khuếch đại công suất đa chế độ / đa tần số (PA), bộ song công và công tắc RF.

　　Thông thường, các nhà thiết kế mô-đun và hệ thống con sử dụng nhiều kỹ thuật khác nhau trong thiết kế của họ. Các công nghệ này bao gồm mạch tích hợp vi sóng nguyên khối (MMIC) gali arsenide (GaAs) và gallium nitride (GaN), silicon RFIC và nhiều lớp. Mỗi công nghệ được gói gọn trong một Bộ thiết kế quy trình (PDK) cụ thể, chi tiết các thuộc tính điện và vật lý của quy trình sản xuất và các khối xây dựng front-end (thư viện thành phần).

　　Hỗ trợ nhiều PDK và đồng mô phỏng mạch/điện từ (EM) với quy trình thiết kế đa công nghệ để phân tích tương tác điện giữa bộ lọc sóng âm khối (BAW) và sóng âm bề mặt (SAW) (dựa trên các mô hình mạch tương đương) và bao bì cán nhiều lớp. Nó cung cấp phân tích và tối ưu hóa mô-đun toàn diện. Tuy nhiên, khi phát triển bộ chuyển mạch RFIC silicon, bộ khuếch đại tiếng ồn thấp (LNA) và PA, tình hình lại khác và đòi hỏi các công cụ phát triển có mục tiêu hơn.

　　Bài viết này giới thiệu quy trình thiết kế hiện đại chuyển đổi PDK thành một quy trình có thể được mô phỏng trong nền tảng thiết kế NI AWR để hỗ trợ đồng thiết kế bao bì chip và xác minh EM. Bằng cách nhập các thiết kế vào các thư viện động có thể được sử dụng với PDK, các nhà thiết kế có thể phát triển hiệu quả các sản phẩm dựa trên các công nghệ khác nhau bằng cách sử dụng các thiết kế phức tạp ban đầu được tạo ra trong các môi trường hoàn toàn khác nhau.

　　Các công cụ EDA được thiết kế cho các nhu cầu cụ thể

　　Các nhà thiết kế sử dụng các công cụ RF EDA khác nhau dựa trên sở thích cá nhân và khả năng của các công cụ cụ thể để xử lý các nhiệm vụ thiết kế cá nhân hoặc nhóm. Một số công cụ tập trung vào MMIC, PCB tần số cao và thiết kế mô-đun, chẳng hạn như phần mềm thiết kế mạch Văn phòng vi sóng. Các nhà cung cấp khác, chẳng hạn như Cadence, đang nhắm mục tiêu thiết kế mô-đun và RFIC dựa trên silicon. Vì mỗi công cụ này đều có những ưu điểm riêng, tốt nhất là áp dụng các luồng thiết kế hỗ trợ khả năng tương tác và trao đổi thông tin, để các nhà thiết kế có thể chọn các công cụ tốt nhất cho từng nhiệm vụ thiết kế.

　　Để hỗ trợ trao đổi dữ liệu giữa các môi trường khác nhau, một số định dạng tệp tiêu chuẩn công nghiệp đã được phát triển, chẳng hạn như tệp Touchstone (SNP) và Định dạng trao đổi dữ liệu đo lường (MDIF). Tệp touchstone cung cấp các tham số S, là đáp ứng tần số tương tự hoặc tần số đo được tín hiệu nhỏ của mạng. Các tệp MDIF cho phép sắp xếp dữ liệu như tham số S hoặc nhiễu bằng cách sử dụng số lượng biến độc lập không giới hạn (chẳng hạn như tần số hoặc điện áp cổng). Các định dạng này cho phép các nhà thiết kế mô hình hóa phản hồi tuyến tính của các thiết bị (chẳng hạn như RFIC hoặc công tắc) trong mô phỏng của họ và dễ dàng chuyển mô hình qua lại giữa các công cụ thiết kế.

　　Mô hình đa hài (đôi khi còn được gọi là tham số Keysight X) tương tự như tham số S, tăng khả năng mô phỏng hành vi phi tuyến trong điều kiện hoạt động tín hiệu lớn. Các định dạng dữ liệu khác được sử dụng giữa các công cụ thiết kế khác nhau bao gồm danh sách mạng Spice cho các khối mạch, Định dạng tệp Exchange (IFF) cho thông tin sơ đồ và các định dạng bố cục như GDSII và DXF.

　　Các định dạng tiêu chuẩn này có thể được sử dụng đầy đủ, nhưng mỗi định dạng đều có những hạn chế riêng. Ví dụ, tham số S được sử dụng để mô phỏng tuyến tính và không thích hợp cho mô phỏng phi tuyến. Một số trình mô phỏng RF chỉ có thể sử dụng tệp MDIF cổng kép. Các mô hình đa hài tín hiệu lớn có thể mất nhiều thời gian để tạo và mô phỏng, đồng thời các tệp thường lớn và khó chia sẻ. Đối với tham số X, tệp có thể là gigabyte.

　　Những thách thức mà các nhà thiết kế mô-đun và hệ thống con phải đối mặt

　　Đối với các mô-đun RF tích hợp nhiều công nghệ được phát triển bằng các công cụ khác nhau, sự phức tạp của nhiệm vụ thiết kế tổng thể thường có nghĩa là nhu cầu về khả năng tương tác lớn hơn giữa các công cụ thường vượt ra ngoài khả năng tương thích định dạng dữ liệu đơn giản. Các mô-đun giao diện người dùng và các thiết bị đa công nghệ khác có thể chứa tối đa 25 mạch tích hợp trên một mô-đun cán màng duy nhất, bao gồm bộ lọc BAW và SAW, PA RF MMIC III-V, cũng như công tắc silicon và LNA silicon với nhiều ăng-ten. Trong ví dụ thiết kế được trình bày ở đây, các công tắc silicon và LNA được thiết kế bằng các công cụ Cadence, trong khi các bộ lọc âm thanh / cán màng được hoàn thành trong phần mềm Microwave Office. Hình 1 cho thấy thiết kế mô-đun đa chip điển hình.

　　Sơ đồ thiết kế tích hợp mô-đun RF Front-End 1 Dựa trên phần mềm Virtuoso và NI AWR 1: Thiết kế mô-đun điển hình trong môi trường phần mềm Microwave Office rất tốn thời gian cho các nhà thiết kế công tắc để tạo tất cả các tệp cần thiết cho các trạng thái chuyển mạch cần thiết. Quá trình này có thể dễ xảy ra lỗi vì nó cần hỗ trợ hơn 250 tiểu bang được RFIC đề cập. Đối với các tệp touchstone, chỉ hành vi tuyến tính được ghi lại. Đối với các thiết bị chuyển mạch và thậm chí cả bộ lọc âm thanh, hành vi phi tuyến quan trọng cần được ghi lại bởi các tệp đa hài lớn hơn. Với phân tích RFIC và tạo tệp tham số S, mỗi trạng thái mất 7 phút, trong khi một thao tác chuyển mạch có 68 trạng thái và một thao tác khác có 25 trạng thái, đòi hỏi đầu tư thời gian đáng kể. Thông thường, một thao tác duy nhất có thể mất vài giờ hoặc thậm chí vài ngày.

　　Phần mềm Cadence Virtuoso và NI AWR đồng mô phỏng quy trình làm việc

　　Giải pháp được giới thiệu trong bài viết này tận dụng các tính năng mới hỗ trợ thiết kế Cadence trực tiếp trong phần mềm Microwave Office. Hình 2 cho thấy quá trình này. Tại đây, quy trình thiết kế chuyển đổi bàn lưới Spectre dựa trên Microwave Office cho phép mô phỏng cộng tác giữa phần mềm Virtuoso và NI AWR.

　　Hình 2: Quá trình chuyển đổi Cadence Spectre để mô phỏng cộng tác trong nền tảng thiết kế NI AWR Các nhà thiết kế sử dụng PDK quy trình silicon và chuyển chúng qua netlist thiết kế Spectre sang phần mềm Microwave Office, cho phép các nhà thiết kế truy cập tất cả các công cụ môi trường thiết kế NI AWR để đạt được quá trình này. Các công cụ này bao gồm phần mềm thiết kế hệ thống Trình mô phỏng hệ thống trực quan (VSS), mô phỏng tuyến tính và phi tuyến tính Văn phòng vi sóng, cân bằng sóng hài APLAC và mô phỏng thoáng qua, công cụ bố trí NI AWR, cũng như mặt phẳng 3D AXIEM và mô phỏng EM phương pháp phần tử hữu hạn 3D Analyst (FEM).

　　Hình 3 cho thấy sơ đồ Virtuoso của công tắc silicon lưỡng cực / tám ném (DP8T) với bộ lọc trên chip. Thành phần chính của nó là Mô-đun chuyển mạch ăng-ten (ASM), có sáu trạng thái chuyển mạch khác nhau.

　　Netlist và chạy

　　Sử dụng lệnh "Netlist and Run" để tạo các tệp cần thiết để chuyển đổi phần mềm NI AWR. Vì lệnh này chạy trên nền tảng thử nghiệm, nên việc chuyển đổi thực sự là một mạch con. Tệp quan trọng nhất được tạo là input.scs, chứa tất cả thông tin sơ đồ Cadence có liên quan.

　　Chạy tập lệnh "Import Spectre Netlist Design" sẽ mở ra một hộp thoại giao diện người dùng đơn giản. Thiết kế công tắc này (khoảng 2.000 netlist) mất khoảng một giây để dịch. Sau khi dịch, hai thành phần có thể được sử dụng trong bất kỳ thiết kế nào: một cho quy trình và một cho thiết kế thực tế.

　　Một tệp nhật ký cũng được tạo ra để cung cấp cho các nhà thiết kế và nhóm hỗ trợ thông tin chi tiết hơn về các ô đã dịch, thư viện được sử dụng và mô phỏng nền tảng thử nghiệm. Việc chuyển đổi này bao gồm các phần tử đường dây vi dải (MLIN) từ thiết kế ban đầu, cung cấp mô hình chính xác về sự phân tán và tổn thất trong đường truyền trong thiết kế. Ngoài ra, nó nắm bắt đường dẫn thư mục của bất kỳ tệp nào ở phía Cadence chứa khối tham số S.

　　Sau khi thiết kế công tắc chuyển hoàn tất, người dùng tải hai PDK mới vào các dự án mới hoặc hiện có trong phần mềm Microwave Office: PDK đúc Cadence đã dịch (csoi7RF Global Foundries PDK, xem phía bên trái của Hình 4) và PDK thiết kế (RF-Core, xem phía bên phải của Hình 4). Tệp RF Core cung cấp các yếu tố sơ đồ và khối thiết kế. Các PDK này sẽ cung cấp ba yếu tố thư viện phần mềm NI AWR đơn giản cần thiết cho mô phỏng.

　　Hình 4: PDK đúc Cadence đã dịch (trái) và PDK thiết kế (phải) xuất hiện trong thư viện cây phần tử, cho phép chèn bất kỳ phần tử thư viện mới thiết kế phần mềm NI AWR nào vào sơ đồ phần mềm thiết kế mạch Văn phòng vi sóng thông qua kéo và thả tiêu chuẩn, giống như bất kỳ phần tử sơ đồ nào khác. Như thể hiện trong sơ đồ trong Hình 5, khối PROCESS được sử dụng để tham chiếu quy trình PDK của xưởng đúc và cho phép người dùng sửa đổi các góc quy trình. Sử dụng khối DESIGN, người dùng có thể truy cập bất kỳ biến thiết kế nào trong thiết kế Cadence.

　　Hình 5: Trong sơ đồ Microwave Office này, bạn có thể thấy khối PROCESS (quy trình PDK của xưởng đúc) và khối DESIGN của các biến thiết kế do Cadence thiết kế. Ở phía bên phải của sơ đồ, thành phần được dịch có khoảng 20 cổng. Mô-đun THIẾT KẾ điều khiển vị trí của trạng thái công tắc (được đặt thành 6 trong trường hợp này) và điều khiển hai voltages cho trạng thái công tắc. Khối PROCESS ở góc trên bên trái (được đánh dấu ở phía bên trái của sơ đồ) cung cấp cho các nhà thiết kế khả năng chỉ định các góc quy trình, điều này rất quan trọng đối với thiết kế IC.

　　Để xác minh đáp ứng tần số của chuyển đổi bảng mạng mô phỏng trong Microwave Office và kết quả Spectre ban đầu, các thông số S được mô phỏng bởi trường hợp thử nghiệm Spectre đã được nhập vào Microwave Office để so sánh. Cài đặt xác minh thực sự giống như cài đặt cho các testben sơ đồ chứa danh sách mạng đã dịch. Đối với mô phỏng này, mạch con chứa các khối tham số S touchstone có nguồn gốc trực tiếp từ Cadence.

　　So sánh kết quả tín hiệu nhỏ

　　Hình 6 cho thấy sự so sánh giữa các kết quả tín hiệu nhỏ được mô phỏng bởi phần mềm NI AWR và kết quả Spectre, được biểu thị bằng các tham số S trên toàn bộ dải tần. Đúng như dự đoán, kết quả cho thấy hai kết quả hoàn toàn nhất quán.

　　Hình 6: Phân tích bổ sung so sánh các kết quả tín hiệu nhỏ được mô phỏng bởi phần mềm NI AWR với kết quả Spectre.

　　Chuyển đổi thiết kế hiện đã được xác thực và nhiều mô phỏng khác có thể được thực hiện bằng cách sử dụng công tắc, bao gồm quét các góc quy trình, điều chỉnh / quét trạng thái công tắc và điều chỉnh / quét điện áp điều khiển. RFIC nhập khẩu hoạt động giống như một phần tử Văn phòng vi sóng thông thường. Ở phía bên trái của Hình 7, các góc quy trình được quét được so sánh với dữ liệu tham chiếu thu được trực tiếp từ Cadence, cho thấy tác động của các góc quy trình và sự chồng chéo giữa trình mô phỏng.

　　Hình 7: Các mô phỏng khác hiện có thể được chạy bằng cách sử dụng các công tắc, vì hành vi của chúng tương tự như một phần tử Microwave Office thông thường. Phía bên phải của Hình 7 cho thấy suy hao chèn mô phỏng cho các trạng thái chuyển mạch khác nhau (thông qua đường dẫn) trong ví dụ này. RFIC được điều khiển thông qua sáu trạng thái chuyển mạch khác nhau, hiển thị các phản hồi khác nhau tùy thuộc vào trạng thái chuyển mạch. Giờ đây, các nhà thiết kế có thể phát triển các chi tiết thiết kế laminate dựa trên các mô hình RFIC chính xác, dễ dàng thay đổi trạng thái thông qua cài đặt thông số và đạt được các điều chỉnh hoặc quét.

　　Hơn nữa, vì thiết kế công tắc là một mạch con Văn phòng vi sóng thông thường, nó có thể được kết hợp với bất kỳ thành phần Văn phòng vi sóng nào khác, cấu trúc EM, tệp dữ liệu, v.v. Nhiều công nghệ có thể được kết hợp thành một dự án Văn phòng vi sóng duy nhất, cho phép mô phỏng cộng tác đa công nghệ và tích hợp bố cục. Một mô-đun xếp chồng lên nhau duy nhất có thể bao gồm và kết hợp các công tắc silicon, III-V PA FIC, bộ lọc âm thanh, v.v. Bố cục thiết kế tích hợp cuối cùng bao gồm bộ lọc âm thanh, thiết bị silicon, GaAs-PA và mô-đun.

　　Bố cục phân phối

　　Bố cục công tắc cũng có thể được xuất từ Virtuoso ở các định dạng tiêu chuẩn như GDSII và nhập vào phần mềm NI AWR, sau đó được liên kết hoặc liên kết với các mạch con sơ đồ để đảm bảo kết nối bố cục chính xác (xem Hình 8). Bố cục hình học giống nhau, nhưng màu sắc thay đổi tùy theo sở thích.

　　8: Bố cục công tắc có thể được xuất từ Cadence Virtuoso và nhập vào phần mềm NI AWR, sau đó được liên kết hoặc liên kết với các mạch con sơ đồ để đảm bảo kết luận kết nối bố cục chính xác.

　　Bài viết này giới thiệu một quy trình thiết kế tích hợp kết hợp nhiều công nghệ bắt nguồn từ các công cụ phần mềm khác nhau vào một dự án duy nhất, cho phép mô phỏng hợp tác giữa các công cụ mô phỏng và thiết kế bố cục. Quá trình này không chỉ cho phép các nhà thiết kế tích hợp các công nghệ bán dẫn và bao bì (cán màng) khác nhau mà còn tận dụng các thiết kế phức tạp ban đầu được tạo ra trong môi trường thiết kế RFIC và tích hợp chúng vào môi trường thiết kế được thiết kế đặc biệt cho MMIC, RF PCB và phát triển mô-đun. Bố cục thiết kế tích hợp cuối cùng bao gồm bốn công nghệ khác nhau: bộ lọc âm thanh, thiết bị silicon, GaAs PA và mô-đun.